



"Diseño de un reloj sidéreo sobre una plataforma uClinux y FPGA"

Congreso Argentino de Sistemas Embebidos (CASE) 2011 UTN-FRBA. Guillermo M. Gancio - Instituto Argentino de Radioastronomía - I.A.R. - CONICET. ggancio@iar-conicet.gov.ar


CONICET











INTRODUCCION

Parte del instrumental que tiene el I.A.R. está dedicado al sistema de apuntamiento de una antena de 30mts de diámetro, con la cual realiza observaciones radioastronomicas en la banda de 1420Mhz(HI). Uno de los módulos está encargado de proveer una señal de referencia de tiempo y frecuencia que está sincronizada con el movimiento de los astros, este reloj se denomina de "tiempo sidéreo".

Por definición, un día solar tiene exactamente 24 horas. Sin embargo, las estrellas tienen un movimiento ligeramente distinto: durante el transcurso de un día, la Tierra se habrá movido un poco a lo largo de su órbita alrededor del Sol, por lo que debe girar una pequeña distancia angular extra para completar un día; mientras que las estrellas están tan alejadas que el movimiento de la tierra a lo largo de su órbita genera una diferencia apenas apreciable con respecto a su dirección aparente, por lo que vuelven a su punto más alto en algo menos de 24hs. En consecuencia un día sidéreo ocupa alrededor de 23 h y 56 min.

PLATAFORMA DE HW

El desarrollo del hardware se baso en dos puntos críticos: la

necesidad de utilizar protocolos de red Ethernet como NTP y HTTP,

forma independiente a la plataforma de SW utilizada.

información a los módulos que así lo requieren.

y poder implementar un reloj propietario en VHDL que opere de

Este RTC debe en función de una señal externa de 50Hz

Sidéreos(~50.1368...Hz) poder mantener el tiempo en horas y

ángulos sidéreos que se configuran y sincronizan por software,

además debe proveer señales de salida como un PPS Sidéreo

(~0,9972seg) y una interfase serial sincrónica para enviar la

Por ello se decidió utilizar una plataforma del tipo SBC (Single Borad

Computer) la cual fue desarrollada en el I.A.R. Esta plataforma tiene

como componente principal una FPGA Spartan3E500 de la firma

Xilinx®, en la cual se implementara un softcore de la misma firma

denominado MicroBlaze®. Además cuenta con un Bus de

comunicación, memoria SDRAM, memorias SPI, puerto Ethernet,

I2C, SPI, entre otros dispositivos. El Bus de comunicación permite

conectar una segunda placa que contiene una memoria tipo SD la


cual guarda una imagen uCLinux, interfase USB de comunicación y

un RTC para mantener la hora local de forma precisa. Durante el

desarrollo del proyecto se utilizó un kit de la firma Digilentinc®

(Spartan 3E Starter Kit). Como interfase visual se utilizan displays de

7 segmentos que presentan la información de forma continua.



Tiempo Solar v Sidéreo.






Diagrama del hardware utilizado

PLATAFORMA DE SW


Para facilitar el desarrollo de las aplicaciones de software y mantener un nivel de abstracción con el hardware se decidió utilizar un sistema operativo un uClinux, esto también facilita la utilización de protocolos de red que están ampliamente desarrollados para este tipo de plataformas.

El desarrollo se baso en la distribución petalinux v0.4 utilizando un kernel 2.6.

Las aplicaciones de software desarrolladas se encargan de forma independiente de calcular el tiempo sidéreo, configurar el RTC propietario, mantener la hora del sistema actualizada mediante el protocolo NTP, presentar la información en displays 7 segmentos, y proveer comunicación con el RTC local en caso no haya comunicación de red. Estas funciones se llevan a cabo durante el inicio como se muestran en el diagrama de software.


Luego una aplicación se ejecuta cada cierto tiempo para verificar el estado del tiempo via NTP y el tiempo sidéreo por software, para así poder corregir cualquier diferencia que se pueda producir y guardar Logs de estado.

El software se desarrollo en C en una plataforma Linux con las herramientas de cross-compiling de petalinux.




Detalle del SoftCore MicroBlaze®

MicroBlaze



Simulación del RTC sidéreo. Detección de referencia externa.



Simulación del RTC sidéreo. Con 50Hz de entrada se ve como salida 1 seg. o PPS.



FPGA mediante MEM FLASH

2nd Loader

Se recivio imagen

Kernel via P.Serie?

Telnet

• FTPD

Actualizacion de hora de sistema via i2C del RTC Loca

hora local mediante

Calculo de Tiempo

Verificar hora de sistema mediante NTP

Actualizar tiempos si es necesario.

Linux"

Guardar reporte de estados

Diagrama de SW

Inicio del RTC Sidereo

Inicio servicio de Displays 7

Inicio MEM SD

Kernel de MEM SD a


Actualizacion del RTC


Local via I2C con la hora

Placa SBC del I.A.R.

Placa de desarrollo SPARTAN3E S.K.

CAPTURAS







Prototipo del modulo "Reloj de tiempo Sidéreo" o RTS.

RESUMEN

Se busco dar respuesta a una necesidad concreta del I.A.R. Para lo cual se presenta un prototipo funcional del modulo RTS junto con las etapas de desarrollo. El mismo permitirá mantener y distribuir de forma precisa la hora y ángulos sidéreos.

ENLACES DE INTERES

www.iar-conicet.gov.ar
www.xilinx.com
xilinx.wikidot.com/
en.wikipedia.org/wiki/Sidereal_time